数据总线是飞机航电系统中首先运用的数字电子设备之一，其典型代表是飞机内部时分制指令／响应式多路传输数据总线 MIL-STD-1553B。它利用一条屏蔽的双绞线进行带有时钟信息的数据传输，作为一种高可靠性总线，1553B 已成为我国航空航天领域广泛采用的军用总线标准。由于 1553B 总线协议控制器基本依赖于进口的专用器件，价格昂贵且受到限制，并且这些器件需要外围的硬件电路配合工作，如果完成整个总线接口板的设计还需要单独的 MCU，集成度不高，这样就在某种程度上限制了设计能力。随着嵌入式技术的发展，可编程片上系统设计（SoPC）技术已广泛应用于诸多领域。这里采用 SoPC 技术，以 Virtex-II Pro FPGA 为核心，实现 1553B 航空总线传输协议的接口逻辑设计。

一、1553B 航空总线传输协议标准

目前广泛采用的 1553B 标准是在 1973 年军标 1553 原版的基础上发展而来的。1553B 是一种集中控制式、飞机内部时分指令／响应型多路串行数据总线标准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的关键技术，广泛应用于飞机、舰船等武器平台。

1553B 数据总线的传输速率为 1 Mb/s，协议规定 3 种字：命令字、数据字和状态字。字的长度为 20 bit，且由同步头（3 bit）、消息块（16 bit）和奇偶位（1 bit）3 部分组成，信息量最大长度为 32 个字。总线系统由一个总线控制器（BC）与不多于 31 个远程终端（RT）组成，有时系统中还可加入总线监控器（MT）。总线上传输的信息格式主要有 BC 到 RT、RT 到 BC、RT 到 RT，以及广播方式和系统控制方式。

二、系统设计

该系统采用 Xilinx 公司的 Virtex-II Pro XC2VP30 FPGA 为核心，该器件内部带有 2 个 PowerPC 405 处理器核。总线接口协议的实现基于 Xilinx Virtex-II Pro 开发系统平台，该开发平台是整个系统的核心，这样可以快速搭建 1553B 总线实现平台。系统的硬件平台主要由 Virtex-II Pro 开发板、总线转换器、总线终端设备和主控计算机构成，系统结构如图 1 所示。

图 1　1553B 总线接口系统结构

在系统开发中，为了提高开发效率，同时系统主要验证的就是 1553B 总线协议模块，因此可充分利用 Xilinx 公司的 Virtex-II Pro 开发板。开发板上具有丰富的资源，主要包括：XC2VP30 器件、SDRAM（可扩展到 2 GB）、高速 SelectMAP FPGA 配置 PROM、RS-232 串口、嵌入平台的 USB 配置端口、高速系统扩展接口（与 FPGA 的 I/O 引脚相连，可选择差分或单端模式）、PS2 接口、AC97 音频接口、板上 10／100 M 以太网设备等。这些丰富的板上资源为 1553B 总线协议逻辑的开发提供了支持。

1553B 总线协议开发主要在 FPGA 器件中进行，因此 FPGA 本身性能的好坏将影响系统的开发。XC2VP30 内部具有 2 个 PowerPC 405 处理器核、13969 个 Slices、分布式 RAM 为 428 KB、136 个乘法器单元、块 RAM 为 2448 KB、8 个 DCM、8 个多吉比特收发器，因此选用 XC2VP30 FPGA 完全满足 1553B 总线逻辑开发需求。

该系统设计采用 Virtex-II Pro 系列 XC2VP30 型 FPGA，而 FPGA 的配置是硬件设计中很关键的问题。FPGA 配置是对其内容进行编程；采用 SRAM 工艺的 FPGA，每次上电后都需重新配置。XC2VP30 通过模式引脚选择配置模式，其中 M2、M1 和 M0 是专用引脚；HSWAP_EN 和配置模式引脚相组合，决定 I/O 引脚在配置过程中是否具有上拉功能——默认情况下 HSWAP_EN 置为高电平，此时在配置过程中关闭 I/O 引脚的上拉功能；当其置为低电平时，I/O 引脚具有上拉功能。当选择某些配置模式时，CCLK 可作为 FPGA 的信号输出引脚，也可作为外部时钟的输入信号；这些引脚不受 VCCO 的影响，而是采用 2.5 V 的辅助电源（VCCAUX）。图 2 给出的是 FPGA 配置引脚连接电路。

图 2　FPGA 配置引脚连接电路

XC2VP30 支持 5 种配置模式，分别是 Slave-serial 模式、Master-serial 模式、Slave SelectMAP 模式、Master SelectMAP 模式和 Boundary-Scan（IEEE 1532/IEEE 1149）模式，通过调整配置引脚 M0、M1、M2 选择配置模式。该系统设计只提供两种配置模式：在 XC2VP30 的配置电路中将 M0 引脚拉为高电平，这样只能选择 Master SelectMAP 模式和 Boundary-Scan 模式（即边界扫描模式）。Master SelectMAP 模式是 SelectMAP 模式的主版本模式，在由 XC2VP30 所提供的 CCLK 信号的作用下，器件通过字节宽度数据总线即配置器件 XCF32P 的 [D7:D0] 进行配置，除了 CCLK 是由 FPGA 提供之外，配置时序与 Slave SelectMAP 模式相似；在边界扫描模式下，XC2VP30 通过专用配置引脚 CCLK、DONE、PROG_B、TDI、TDO、MS、TCK 按照 IEEE 1149.1 标准进行配置。

本设计采用基于 SoPC 的设计方法，完成了 MIL-STD-1553B 航空总线接口逻辑的开发，并将该总线协议接口逻辑固化到 FPGA 中，可取代国外进口的专用 1553B 总线控制器器件，从而摆脱长期依赖进口器件的束缚，具有良好的军事和经济效益。该系统的创新之处是采用先进的 SoPC 技术开发 FPGA，全面实现 1553B 总线接口逻辑，系统具有配置灵活、易于扩展等特点。