FPGA 共有四种配置模式：从串模式（Slave Serial）、主串模式（Master Serial）、从并模式（Slave Parallel/SelectMap）以及边界扫描模式（Boundary-Scan）。具体的配置模式由模式选择引脚 M2、M1、M0 决定，不同的配置模式对应不同的 M2、M1、M0 电平组合、配置时钟的方向以及相应的数据位宽。

一、主串模式

主串模式是最常用的 FPGA 配置模式。在主串模式下，由 FPGA 的 CCLK 管脚给 PROM 提供工作时钟，相应的 PROM 在 CCLK 的上升沿将数据从 D0 管脚送到 FPGA 的 DIN 管脚。无论 PROM 芯片类型如何（即使其支持并行配置），都只利用其串行配置功能。

图 1　主串模式配置电路

主串配置电路最关键的 3 点就是 JTAG 链的完整性、电源电压的设置以及 CCLK 信号的考虑。多片 FPGA 的配置连接如图 2 所示。

图 2　多片 FPGA 的配置连接

二、SPI 串行 Flash 配置模式

串行 Flash 的特点是占用管脚比较少，作为系统的数据存储非常合适，一般采用串行外设接口（SPI 总线接口），配置电路如图 3 所示。

图 3　SPI 串行 Flash 配置电路

FPGA 通过 SCLK 控制双方通信的时序：在 SS_n 为低时，FPGA 通过 MOSI 信号线将数据传送到 Flash，在同一个时钟周期中 Flash 通过 SOMI 将数据传输到 FPGA 芯片。无论主、从设备，数据都是在时钟电平跳转时输出，并在下一个相反的电平跳转沿送入另外一个芯片，时序关系如图 4 所示。

图 4　SPI 配置时序