本文设计基于 FPGA 芯片 EP3C16Q240C8N 的片上可编程系统（SOPC），该系统可用于实现 IFFT 运算和接口模块，并利用可嵌入该 FPGA 芯片的 Nios II 软核处理器实现数据传输和控制；功能电路中的 ADI 数字上变频芯片 AD9957 和可控增益芯片 AD8369 用于实现 DAB 基带信号的上变频和信号放大。这套 DAB 发射机电路板尺寸为 100 mm×160 mm，经过测试能很好地完成发射，具有较高的可靠性。

DAB 发射机是数字音频广播的重要组成部分。DAB 技术是欧洲尤里卡项目之一，目前已经非常成熟：DAB 采用先进的数字技术和正交频分复用技术（OFDM），能以极低的数据传输率和失真传送 CD 质量的立体声节目，可解决传统模拟广播接收不良及干扰的问题。DAB 发射系统包括信源编码、信道编码、时间交织、频率交织、OFDM 调制和射频部分，其中射频部分包括上变频和增益放大，用来把基带信号搬移到发射频率上并将其放大。

FPGA 技术不断进步，成本和功耗不断下降，同时性能和容量在大幅上升，FPGA 也越来越多地代替 MCU 嵌入到系统中去。为了便于系统集成，本文设计将 FPGA 系统嵌入到 DAB 发射系统中，使开发变得方便灵活，同时也降低了成本。

一、FPGA 的 SOPC 系统构成

该系统的硬件框图如图 1 所示。系统中 FPGA 采用 ALTERA 公司的 Cyclone III 系列芯片 EP3C16Q240C8N：FPGA 中的 Nios II 软核处理器完成数据的控制和指令传送，还可以在 FPGA 上实现 OFDM 调制；配置芯片选用 EPCS16，片外扩展存储器为 IS42S16100-7T。框图中的功能电路用来实现 DAB 发射功能，它包括数字上变频（其中已经包括 A/D 和 D/A 转换）、信号放大、USB 传输等。

图 1　系统硬件框图

根据 DAB 发射系统设计可以得出系统中各个单元所需的资源：逻辑单元、寄存器、引脚、内存、乘法器单元、锁相环分别为 8839、4719、104、202752 bits、6 和 1。这款芯片为 PQFP 封装。

二、配置电路

图 2　AS 与 JTAG 配置电路

FPGA 芯片按配置速度快慢依次为：Active Parallel（AP）模式、Fast Passive Parallel（FPP）模式、Active Serial（AS）模式、Passive Serial（PS）模式；另外还有用于调试的 Joint Test Action Group（JTAG）模式。本文的 FPGA 同时配置 AS 模式和 JTAG 模式，根据 Cyclone III 的数据手册，配置方案由 MSEL 引脚决定：当使用 AS 和 JTAG 两种方式时，MSEL[3:0] 为“010”。图 2 所示为 ALTERA 给出的 AS 和 JTAG 配置电路。

AS 模式是指 FPGA 的 EPCS 控制器发出读取数据的信号，从而把串行 Flash（EPCS 系列芯片）的数据读入 FPGA 中，实现对 FPGA 的编程。配置数据通过 FPGA 的 DATA0 引脚送入，数据被同步在 DCLK 输入上，1 个时钟周期传送 1 位数据。本文中选取的配置芯片 EPCS16SI8 有 16 Mbits 的存储空间，可以支持 DCLK 时钟工作在 20 MHz 和 40 MHz。

JTAG 接口是一个业界标准接口，主要用于芯片测试等功能。ALTERA 的 FPGA 基本上都可以支持 JTAG 命令来配置 FPGA 的方式，而且 JTAG 配置方式比其他任何方式的优先级都高。JTAG 模式是将配置数据存储在 SRAM 中，掉电后需重新下载；它与 FPGA 的接口由 4 个必需的信号 TDI、TDO、TMS、TCK 以及 1 个可选信号 TRST 构成。