如图所示为 AD9101 的基本连接电路。AD9101 内置有保持电容 CHOLD，采样保持控制由 CLOCK、CLOCK 非完成。按基本连接图的接法，RTN 接地时保持放大器的增益为 4。时钟输入加到模拟器件公司的超快比较器 AD96685BR 的同相输入端，其 Q、Q 非输出送到 AD9101 的 CLK 和 CLK 非（10、11 脚），作为采样保持控制信号。图中未标注的电容器均取 0.01μF；选择 R1 时应以负载电容为准，以避免短路时负载电容低于 6pF 的情况发生。