如图所示为数字分频电路。该电路由 3 块集成电路构成，分频系数可在 1～9 之间变化：计数器 SN7490 输出的二-十进制数送至译码器 SN7442，译码器输出为十进制数；分频系数由数据选择器 SN74150 确定，其输出反馈到 SN7490 的复位输入端，即每次计数周期结束时输出一个脉冲，该脉冲同时使计数器 SN7490 复位。输出脉冲宽度为 60ns，由电路的传输延迟时间决定。用这种分频器级联，可以构成分频系数更大的分频器。