如图所示为具有奇次和偶次分频的分频电路，可实现 2～32 分频（含奇次和偶次）。同步计数器 SN74193 的计数输入由多路调制器 SN74153 的输出 1Y 提供，计数器的“借位”输出除驱动触发器 SN7476 外，还作为 SN74193 的寄存输入脉冲。五位二进制数加在 D0、D1、D2、D3、D4 输入端，用以确定分频系数（2～32），其中 D0 是最低位。D0=1 时，多路调制器输出脉冲的相位由触发器状态确定：触发器 Q 输出为“0”时，多路调制器的输出与时钟脉冲同相；Q 输出为“1”时，输出与时钟脉冲反相。计数器在时钟脉冲的下降沿翻转。由于 D0 加在多路调制器的控制输入端，因此分频数 N 为偶次时，加在 D1～D4 输入端的数为 N/2；N 为奇数时则为 (N-1)/2。

该电路的最高工作频率取决于计数器的寄存时间以及触发器、多路调制器和计数器的延迟时间，时钟脉冲周期 Tc 必须满足 Tc>Db+Df+Dm 且 DL